智能财经APP了解到，日前，知名机构Techinsighs发布了《存储器未来路线图白皮书》其中，他们指出，三星，美光，SK海力士等主要DRAM厂商已经将DRAM单元缩小到15nm以下的设计规则而现在他们已经在发展n+1和n+2代，也就是所谓的D1b和D1c
这意味着无论EUV掩模对准器是否用于DRAM单元构图，DRAM单元的D/R都可以进一步降低到12 nm以下或更高。
众所周知，由于工艺完整性，成本，单元泄漏，电容，刷新管理和检测裕量方面的挑战，单元规模正在放缓从先进的DRAM单元设计中可以看到一些创新技术，如高k电介质材料，柱状电容器技术，沟槽沟道S/A晶体管和HKMG
此外，3D DRAM，高带宽内存，图形DRAM 和嵌入式DRAM技术将延长DRAM的使用寿命和应用范围。
各大NAND厂商竞相增加垂直3D与非门的数量，并推出了1yyL 3D NAND器件比如三星V7 V—NAND，西部数据公司BiCS6，美光的第二代CTF CuA，SK海力士的第二代和第三代4D PUC NAND
除了存储密度，3D NAND原型还用于NAND应用，如三星Z—SSD和侠义XL—FLASH，具有超低延迟3d位密度达到了10.8Gb/mm2和12.8Gb/mm2同时，YMTC 128L Xtacking TLC和QLC产品已经发布
Intel扩展了XPoint内存应用，不仅适用于传统SSD，也适用于DCPMM持久内存英特尔OptaneTM P5800X SSD采用第二代XPoint内存技术，拥有四栈PCM/OTS单元结构Everspin第三代独立256 Mb STT—MRAM和1Gb STT—MRAM，三星和索尼的新28nm eSTT MRAM，40nm node的Avalanche eSTT MRAM，Dialog Semiconductor的第二代CBRAM，而富士通45nm ReRAM 130nm FeRAM产品已于2020年和2021年上市
我们来看看Techinsights对内存未来发展的分析。
DRAM技术，趋势和挑战
图1显示了三星，美光，SK海力士，南亚，PSMC和CXMT的DRAM发展蓝图三星，美光和SK海力士展示了D1z和D1a产品，采用15nm和14nm级别的单元设计规则，适用于DDR4，DDR5和LPDDR5应用三星已经在D1x DDR4测试车产品和D1z LPDDR量产产品中采用了EUV光刻技术，而美光和SK海力士为D1z一代预留了基于ArF—i的双图案化技术工艺到2030年，将会产生D1d，D0a，D0b等几代设计进一步精简的DRAM另一家来自中国的DRAM制造商长信存储器也加入了竞争，今年正在开发D1y一代
到目前为止，已经有8F2和6F2 DRAM单元设计，其中单元包括1T和1C这种1T+1C单元设计将用于未来几代DRAM的DRAM单元设计可是，由于工艺和布局的限制，DRAM制造商一直在开发4F2单元结构，如1T DRAM或无电容DRAM原型，作为扩展DRAM技术的下一个候选方案之一具有B—RCAT结构的大鳍片用于单元存取晶体管可是，掩埋字线的栅极材料从单一钨层变为多晶硅/钨双功函数层，以有效控制栅极泄漏在这种情况下，具有较低功函数的多晶硅的上栅极增加了GIDL电场并增加了扩散电阻此外，美光采用纯锡栅极集成D1z和D1α代电池虽然圆柱形结构是DRAM单元电容集成的主流，但SK海力士和三星采用的是准圆柱形电容结构，其中只有单元电容的外表面是圆柱形，导致单元电容比上一代更小再过几年，DDR5，GDDR7，LPDDR6，HBM3产品将在市场上普及
对于10nm级及以上的DRAM单元设计，应增加更多创新的工艺，材料和电路技术，包括更高NA的EUV，4F2，1T DRAM，柱状电容，超薄高k电容电介质和低k ILD/IMD材料。
图4显示了各大厂商DRAM设计规则的趋势如果他们保持6F2 DRAM单元设计和1T+1C结构，10nm D/R将是2027年或2028年DRAM的最后一个节点单元小型化将面临几个挑战，如3D DRAM，减少行锤，低功耗设计，减少刷新和管理刷新时间，低延迟，新的功函数材料，HKMG晶体管和片上ECC最受欢迎的功能将是速度和感应余量三星用于DDR5和GDDR6的HKMG外围晶体管技术是提高BL感测裕量和速度的一个例子
3D技术，趋势和挑战
主要NAND芯片制造商正在竞相增加垂直3D NAND门的数量他们已经推出了最新的1yyL 3D NAND设备1yyL产品使用三星176L，铁甲侠/西部数据162L，美光176L，SK海力士176L2021年和2022年，长江存储128L Xtacking TLC和QLC产品已经上市墨西哥还公布了他们的首款48L 3D NAND原型机，将于2022年底或2023年初量产
目前，已经采用了一些创新的技术和设计，如三层结构，CuA/COP/PUC技术和H—bonding封装芯片此外，采用3D NAND单元架构和多平面芯片设计的三星Z—NAND和Knight XL—FLASH等低延迟NAND产品也已成功商用对于500层以上的NAND产品，不仅要考虑多堆叠或管芯堆叠集成，还要考虑3D封装方案
自2018年以来，全球大多数智能手机都使用3D NAND存储组件，而不是2D NAND芯片到目前为止，已经提出并生产了七种不同的3D NAND原型:三星的V—NAND，Armored Man和Western Digital的BiCS，Intel/Micron的FG CuA，Micron的CTFCCUA ，P–SK Hynix的BiCS ，SK Hynix的4PUC ，长江存储的Xtacking
三星的V—NAND 3D NAND产品特别应用了高达128L 的单VC蚀刻工艺，其他3D NAND产品全部采用多层串集成它们都使用20nm或19nm BL半节距，这意味着基于ArF—i和DPT的光刻是3D NAND的主要构图技术
具有更高可靠性和低温/高温操作的特定应用仍然需要2D NAND晶片和SLC/MLC操作，而不是TLC或QLC芯片比如:MCU，医疗，机器人，电视/玩具，游戏手柄，可穿戴设备，安防摄像头，智能音箱，IoT，AI，ML，打印机，机顶盒，航空航天都需要2D NAND的产品现在，3D NAND产品在数据中心，云，服务器，SSD，PC，手机，智能手机都非常受欢迎
伴随着堆叠栅极数量的增加，垂直NAND串的高度也将增加例如，新发明的176L产品显示距离源板12μ m的高度QLC芯片的位成本继续下降，位密度增加到15Gb/mm2每个NAND串的门的总数也增加到200或更多
Intel 144层NAND串首次在源极和位线之间由三层构成，并为TLC和QLC器件预留了FG CuA结构每个模块可以分配给QLC或SLC模块的任意组合，以充分受益于英特尔存储系统中逐模块的新概念
我们无法预测未来3D NAND技术的所有详细挑战，但其中一些挑战是HAR，层应力控制，晶片翘曲，工艺均匀性，ALD/ALE的严格控制，吞吐量，板对板未对准，产量控制，缺陷，NAND串电流，解码器TR可靠性，PGM/ERS速度，保持力，电子迁移，泄漏和干扰，3D封装解决方案等PLC 3D NAND产品可能会在几年后推出
新兴内存技术，趋势和挑战
几十年来，我们一直将MRAM，PCRAM，ReRAM和FeRAM器件和技术视为新兴的存储器原型可是，它们将是用于嵌入式应用的非易失性存储设备，而不是分立的新兴存储设备未来的新兴存储器件，如索特MRAM，FTJ，单极或双极丝状OxRAM，CBRAM，大分子存储器，莫特存储器或DNA存储器可称为新兴存储器在这里，我们仍然认为MRAM，XPoint，ReRAM 和FeRAM是新兴的存储设备他们正在扩大应用领域，如CPU/APU cache ，AI和内存计算，模拟IC ，外部开关和高密度SCM
在新兴的存储设备中，STT—MRAM技术已被主要制造商/开发商积极研究和开发，如Everspin Technologies，GlobalFoundries，Avalanche Technologies，Sony，Micron，IMEC，CEA—LETI，Applied Materials，Samsung，Fujitsu，IBM，TSMC和spin transfer technology英特尔，美光和SK海力士正专注于PCM/OTS单元结构的XPoint存储器广美在2021年退出了XPoint内存
到目前为止，我们已经在市场上找到了Everspin的第三代独立256Mb STT—MRAM和1Gb STT—MRAM，三星和索尼的28nm eSTT MRAM，40nm node的Avalanche eSTT MRAM和Dialog Semiconductor的第二代ReRAM 产品TSMC宣布了2纳米eMRAM—F产品的路线图，以取代eFLASH用于数据/代码存储和配置存储器应用
到目前为止，Ambiq Apollo Blue MCU的所有代产品都使用了TSMC制造的芯片所有Apollo Blue MCU系列均由TSMC支持，并提供eFLASH或eMRAM芯片阿波罗1号到阿波罗3号都有2D或eFLASH ESF3装置，并嵌入了超级闪光灯它们由四个门组成:EG，CG，FG和WL SG另一方面，Apollo4在M3和M4之间具有简单的eSTT—MRAM细胞结构与Apollo3相比，外围栅和存储栅之间的距离减小，栅极从170纳米减小到120纳米，eMRAM阵列从230纳米减小到110纳米TSMC Ambiq制造的22ULL工艺低功耗Apollo4 MCU，可与绿波的AI处理器使用的GlobalFoundries的eMRAM 22nm FDSOI相媲美EMRAM技术正在应用于16nm FinFET平台Everspin，三星和TSMC使用HKMG门工艺，Avalanche除外三星在使用SOI晶片的FDS工艺中是独一无二的雪崩MRAM栅极有带L形隔离物的旧多晶硅栅极，而所有其他公司都使用高k栅极氧化物，如SiON上的HfO特别是Everspin在NMOS高k栅介质中使用LaEverspin和三星将第一栅极HKMG工艺应用于MRAM栅极结构，而TSMC采用了背栅极HKMG工艺
Everspin已经在市场上发布了四款不同的MRAM产品，包括切换模式的MRAM和STTMRAM.在STT—MRAM产品中，第二代STT—MRAM器件采用MgO基面内MTJ结构，而第三代和第四代STT—MRAM器件采用垂直MTJ 技术雪崩pMTJ STT—MRAM单元设计和结构示出了40nm的p—MTJ层，单元尺寸为0.032 μm2MRAM层位于M1源极线之下，在接触—1和接触—2之间例如，三星和索尼联合展示了用于华为GT2智能手表GPS控制器的28纳米pMTJ 8Mb嵌入式STT—MRAM架构它们是基于MgO MTJ的设备
富士通8Mb ReRAM设备是迄今为止世界上最大的独立量产ReRAM产品富士通采用了全新的45nm CMOS工艺，与之前的180nm 4Mb ReRAM产品相比，芯片尺寸更小，存储密度更高
英特尔与美光合作的第一代XPoint内存芯片芯片密度为128Gb，采用两层PCM/OTS结构它已经在许多英特尔固态硬盘产品中使用，如Optane，800P，900P，DC P4800X，H10/H20和DCPMM对于存储元件，已经提出和开发了许多候选物，例如相变材料，电阻氧化物单元，导电桥单元和MRAM单元其中，第一代XPoint存储器采用硫系相变材料和GST合金层
在BL和WL光刻/蚀刻工艺中使用的20nm双图案技术实际上是设计的2F2单元最近，英特尔发布了第二代XPoint内存，如市面上的奥腾DC P5800X SSD产品
4层PCM/OTS层结构，实际上是1F2，集成在M4层上形成WL/BL/WL/BL/WL多层该器件的双向阈值开关选择器与PCM层集成，该器件具有与上一代XPoint相同的元件
新兴的存储设备可以取代eFLASH或SCM，因为它们具有高性能和高能效可是，最重要的挑战之一将是降低位成本，或者换句话说，如何增加阵列单元密度到目前为止，还没有独立的STT—MRAM芯片和XPoint芯片可以与3D NAND芯片相媲美此外，大多数新兴存储器件使用一种或多种新材料，例如HfO，HZO，GST基硫族化物和Ir/Ta基金属电极，这在包括图案形成/蚀刻，沉积和退火优化的工艺集成中造成一些困难
郑重声明：此文内容为本网站转载企业宣传资讯，目的在于传播更多信息，与本站立场无关。仅供读者参考，并请自行核实相关内容。
